Semiconductor Test Data Analysis Platform

半導体テストデータ解析ツール
KAI_Analysis_Tool

Waferテスト（WT）とファイナルテスト（FT）を横断し、兆レコード級データの高速解析、Waferマップ可視化、相関解析、管理図による異常検知を支援します。

導入相談・資料請求 図面ギャラリーを見る
  • 解析時間を時間単位から分単位へ短縮
  • Lot / Wafer / Site構造にネイティブ対応
  • STDF・CSV・JSON測定データ対応
半導体テストシステム、MES、解析サーバ、クライアントを結ぶ全体概要図

Value

歩留まり改善・品質向上・異常の早期検知を一つの解析基盤で

半導体テストデータの分布、空間傾向、時系列ドリフト、相関関係を統合的に確認し、不良要因の迅速な特定と工程フィードバックを支援します。

50〜90%解析時間削減率
※環境・製品に依存
30〜70%エンジニア工数削減
※環境・製品に依存
兆レコード級ビッグデータ解析を想定
WT / FT横断WaferテストとFinal Testに対応

Architecture

収集・蓄積・解析・可視化をつなぐシステム構成

KAI_Analysis_Server_Systemはテスタ群、Prober、Handler、上位システムからデータを取得し、前処理とDB格納を実施。ClientはDBまたはSTDFなどのファイルを直接読み込み、解析と可視化を実行します。

システム構成とデータフローを詳しく見る
KAI_Analysis_Server_SystemとClientのデータフロー図

Features

各機能の詳細

01

基本統計・相関解析

分布、外れ値、テスト項目間相関から不良要因を探索します。

 02

Waferマップ・領域分割

局所異常や空間分布の偏りをWafer上で直感的に確認します。

 03

管理図・異常検知

Xbar-R、EWMA、CUSUMで工程ドリフトや装置異常を早期検知します。

 04

STDF/CSV/JSON・大規模データ

MySQL 256シャーディングと並列処理で大量測定データを扱います。

 05

ユースケース・導入効果

歩留まり低下時、装置異常検知、新規製品立ち上げに活用できます。

 06

図面ギャラリー

資料中の主要図面を一覧化し、画面イメージから確認できます。

Workflow

歩留まり低下時の原因特定フロー

Lot単位の良品率確認からWaferマップ、領域分割、相関解析へ進み、工程・装置へフィードバックします。

  1. 1Lot単位で良品率を確認
  2. 2Waferマップで空間分布を可視化
  3. 3領域分割解析で局所異常を特定
  4. 4相関解析で影響パラメータを抽出
  5. 5工程・装置へフィードバック
相関解析画面：規格値と散布図から外れ値を確認
カテゴリマップ・数値マップ：Wafer上でチップごとの傾向を把握

FAQ

よくある質問

どのテストデータ形式に対応していますか？

STDF、CSV、JSON形式の測定データに対応します。その他形式はカスタマイズ可能です。

Waferテストとファイナルテストを横断して解析できますか？

はい。WTとFTを横断し、Lot / Wafer / Site構造を前提に解析・可視化できます。

異常検知にはどのような手法を使いますか？

Z-score、IQR、EWMA、CUSUM、Waferマップの空間分布偏り、相関外れ値検出を組み合わせます。

Contact

半導体テストデータ解析の導入相談を始めませんか

既存のSTDF/CSVファイル解析、DB連携、レポート自動化、アラート運用など、導入形態に合わせてご相談ください。

お問い合わせへ